(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平9-18784

(43)公開日 平成9年(1997)1月17日

(51) Int.Cl.6

識別記号

庁内整理番号

FΙ

技術表示箇所

H04N 5/253

7/01

H04N 5/253

7/01

Z

審査請求 未請求 請求項の数8 書面 (全 20 頁)

(21)出願番号

特願平7-354714

(22)出願日

平成7年(1995)12月27日

(31)優先権主張番号 366799

(32)優先日

1994年12月30日

(33)優先権主張国

米国 (US)

(71)出願人 391000818

トムソン コンシユーマ エレクトロニク

ス インコーポレイテツド

THOMSON CONSUMER EL

ECTRONICS, INCORPORA

TED

アメリカ合衆国 インデイアナ州 46290

-1024 インデイアナポリス ノース・メ

リデイアン・ストリート 10330

(74)代理人 弁理士 渡辺 勝徳


最終頁に続く

フィルム・ソースから得られるビデオ・フィールドを2-2および3-2ブルダウン・シーケン (54) 【発明の名称】 スを用いて識別する方法および装置

(57)【要約】

【課題】 フィルム・ソースを発生源とするビデオ・フ ィールドを、2-2および3-2プルダウン・シーケン スを用いて識別する。

【解決手段】 インターレース・ビデオ信号のフィール ド期間の間の正味モーションを表す2進数が生成され、 符号ビットと大きさビットをもつフィールド間の差が求 められる。大きさビットは第1しきい値と比較されて第 1 しきい値指示信号が得られ、この信号は、符号ビット と一緒に、それぞれのバス・ラインを介して各相関器に 入力される。これらの相関器は可変モジュロ・アドレシ ング方式を用いてアドレスされ、2-2ブルダウンおよ び3-2ブルダウンのフィルムを発生源とするフレーム を表しているパターンが検出される。5相関器の1つで あって、その相関器だけがフィルム検出を示している時 それを検出して、フィルム・モード・オペレーションで あることを確めるためのロジックが設けられている。



【特許請求の範囲】

【請求項1】 インターレース・ビデオ入力信号のフィ ルム・モードを検出する方法であって、

フィルム・ソースまたはカメラ・ソースからのフィール ドを含んでいるインターレース・ビデオ信号を得、

1つのフィールド期間の間の正味モーションを表してい る前記ビデオ信号の各フィールドごとに2進数を生成

前記2進数を分析してフィルム・ソース・フィールドを 表わすパターンを検出するステップを含み、

前記分析ステップは、

前記2進数からフィールドとフィールドとの間の差信号 を形成して、符号ビットおよび大きさビット群を各フィ ールド差ごとに得、

前記大きさビット群をしきい値と比較して第1しきい値 を示す信号を得、

前記第1しきい値信号および前記符号ビットを、5つの 相関器からなるグループの各相関器のそれぞれの第1入 力端と第2入力端に供給し、

前記相関器をフィールド・レートで順次にアドレスし、 前記相関器の1つであって、その相関器だけがフィルム ・モード・オペレーションを示すカウントを示している ときそれを検出することを特徴とする方法。

【請求項2】 請求項1に記載の方法において、さら

前記2進数を第2しきい値と比較して第2しきい値を示 す信号を得

前記第2 しきい値を示す信号を、前記5 つの相関器の各 々の第3入力端に第3バスを経由して入力することを特 徴とする方法。

【請求項3】 請求項1に記載の方法において、さら

2 進制御信号を得、

前記相関器の前記アドレス処理を前記2進制御信号に従 って変更して、前記相関器のうちの2つの第1アドレス ・シーケンスと前記相関器の5つすべての第2アドレス ・シーケンスを得ることを特徴とする方法。

【請求項4】 請求項2に記載の方法において、さら KC.

2 進制御信号を得、

前記相関器の前記アドレス処理を前記2進制御信号に従 って変更して、前記相関器のうちの2つの第1アドレス ・シーケンスと前記相関器の5つすべての第2アドレス ・シーケンスを得ることを特徴とする方法。

【請求項5】 インターレース・ビデオ入力信号のフィ ルム・モード検出を行う装置であって、

フィルム・ソースまたはカメラ・ソースからのフィール ドを含んでいるインターレース・ビデオ入力信号を供給 するビデオ信号ソースと、

ールドのピクセル値の正味変化を表している前記ビデオ 信号の2進数を各フィールドごとに生成するモーション 検出回路と、

フィルムを発生源とするフィールドを表しているパター ンを検出するために前記2進数を分析するパターン・ア ナライザとを備え、

前記パターン・アナライザは、

前記2進数からフィールドとフィールドとの間の差信号 を形成して、符号ビットおよび大きさビット群を得る減 10 算回路と、

前記大きさビット群をしきい値と比較して、しきい値指 示信号を得るコンパレータと、

前記しきい値指示信号および前記符号ビットを5つの相 関器の各々の入力端に入力するための第1 および第2の バス・ラインと、

前記相関器をフィールド・レートで順次にアドレスする ためのアドレス・ジェネレータと、

前記相関器の1つであって、その相関器だけがフィルム モード・オペレーションを表わすカウントを呈してい 20 るときそれを検出するロジック・ユニットとを具備した ことを特徴とする装置。

【請求項6】 請求項5に記載の装置において、さら

前記2進数を第2しきい値と比較して、第2しきい値指 示信号を得るための第2コンパレータと、

前記第2しきい値信号を前記5つの相関器のそれぞれの 第3入力端に入力する第3のバスとを具備したことを特 徴とする装置。

【請求項7】 請求項5に記載の装置において、さら 30 亿、

2進制御信号を供給する2進制御信号ソースと、

前記相関器の前記アドレス処理を前記2進制御信号に従 って変更して、前記相関器のうちの2つの第1アドレス ・シーケンスと前記相関器の5つすべての第2アドレス ・シーケンスを得るための可変モジュロ制御回路とを具 備したととを特徴とする装置。

【請求項8】 請求項6に記載の装置において、さら W.

2進制御信号を供給する2進制御信号ソースと、

40 前記相関器の前記アドレス処理を前記2進制御信号に従 って変更して、前記相関器のうちの2つの第1アドレス ・シーケンスと前記相関器の5つすべての第2アドレス ・シーケンスを得るための可変モジュロ制御回路とを具 備したととを特徴とする装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はビデオ信号処理に関し、 特に、ビデオ信号の発生源がフィルム(film)・ソ ース (source) であるか、ビデオ・カメラ (vi 少なくとも1つのフィールド期間の間における隣接フィ 50 deo camera)・ソースであるかを識別する方

3

法および装置に関する。

[0002]

【従来の技術】フィルムを発生源とするビデオ情報を受 信したとき、信号のデ・インターレーシング処理(de -interlacing)を本質的にエラーなしで行 **う機会がある。これは、両タイプ(奇数/偶数)のイン** ターレース・フィールド (interlaced fi e 1 d) を表している、少なくとも2つのビデオ・フィ ールドを生成するのにフィルム・ソースの各フレームが 使用されるためである。従って、ビデオ信号の発生源が 10 秒30フレームのフィルムを使用して作成された60H フィルムであると確実に判別することができ、しかも、 共通フィルム・フレームに対応するビデオ・フィールド が識別できれば、一瞬時に対応する、本質的にエラーの ない非インターレース・ビデオ・フレーム(non-i nterlaced video frame)は、こ れらのフィールドの2つをマージすることで生成するこ とができる。フィルム・ソース識別が利用される他の用 途として、ディジタル伝送システムにおいてチャネル符 号化効率(channel coding effic iency)を向上するために、削除すべき冗長フィー 20 ルド(3-2プルダウン・ソースに現れる)を識別する 場合がある。

【0003】残念ながら、どのフィールドがフィルムか ら発生したもので、どのフィールドがビデオ・カメラか ら発生したものであるかを示す特別な情報が放送ビデオ 信号(broadcast video signa 1) に含まれていないので、フィルム・ベースのマテリ アル (film-based material) の存 在は、フィールドの輝度(luminance)情報間 の差を調べることによって推定しなければならない。し かし、これには、いくつかの問題がある。例えば、連続 するビデオ・フィールド間が非常に類似していると、と れらのフィールドが同じフィルム・フレームから発生し たものと判断されることになる。また、この類似性は、 プログラム(番組)マテリアルに動きがないと、それが 原因で起こる場合もある。同様に、フィールド間の差に ついてみると、それらフィールドが同じ情報フレームか らのものでないことを示していても、この差は垂直空間 ディテール(vertical spatial de tail) あるいは伝送ノイズが原因で起こる場合もあ 40

【0004】実際のフィルム検出器は、フィールド差情 報を正しく処理し、フィールド差のシーケンスを調べ、 既知フィルム・シーケンスの特性を示す特徴的パターン を見つけることによって、上述した状況を識別しなけれ ばならない。モーション/非モーション、ノイズ、空間 ディテールなどを区別するほかに、この問題をさらに複 雑化しているのは、フィルム・ソースを発生源とするビ デオ・マテリアルによく現れる2つパターンがあること

pull down)と「3-2プルダウン」(3-2 pulldown)と一般に呼ばれているものがあ る。

【0005】2-2プルダウン・システムでは、各フィ ルム・フレームは、それぞれが各タイプ(奇数/偶数) をもつ2つのビデオ・フィールドを生成する。これは、 50Hz (フィールド・レート) マテリアルによく現れ る唯一のパターンであり、これは、毎秒25フレームの フィルムに相当している。時には、このパターンは、毎 zビデオ・プログラミングに現れることもある。 【0006】3-2プルダウン・プロセスでは、あるフ ィルム・フレームは3つのビデオ・フィールドを発生す るために使用され、次のフィルム・フレームは2つのフ ィールドを発生し、3-2の繰返しパターンになってい る。これは、60Hz(つまり、毎秒60フィールド) ビデオ・マテリアルに最もよく見られるフィルム・フォ

[0007]

マテリアルに対応している。

【発明が解決しようとする課題】本発明は、種々のブル ダウン・バターンのソース・マテリアルに使用可能であ あって、あいまいさ (ambiguities) (場 面のモーション(またはモーションの不存在)、垂直空 間ディテール、伝送ノイズなどの要因に起因する)を解 決してフィルムを発生源とするビデオ・マテリアルの識 別を高信頼化するような、フィールム・モード検出器の 必要性に応えることを目的としている。

ーマットであり、これは毎秒24フレームのフィルム・

[0008] 【課題を解決するための手段】本発明によれば、インタ ーレース・ビデオ入力信号のフィルム・モード検出方法 は、ビデオ入力信号の各フィールドごとに、1フィール ド・インターバル期間の正味モーション (net mo tion)を表す2進数(binary numbe r)を生成することと、その2進数を分析して、フィル ムを発生源とするフィールド (film source d fields)を表すパターンを検出することから なっている。この分析ステップは、2進数からフィール ド間差信号を形成して、各フィールド差ごとに、符号ビ ット(sign bit)および大きさビット(mag nitude bits) 群を得ることと、この大きさ ビット群をしきい値(threshold valu e)と比較してしきい値指示信号(threshold indicating signal)を得ること と、このしきい値信号と符号ビットを5個の相関器(c orrelator)からなるグループの各相関器のそ れぞれの第1および第2入力端に入力することと、相関 器をフィールド・レートで順次にアドレスすることと、 相関器の1つであって、その相関器だけがフィルム・モ である。これらには、「2-2プルダウウン」(2-2 50 ード・オペレーションを示すカウントを示しているとき

それを検出することからなっている。

【0009】本発明の原理を適用した好ましい実施例で は、その方法は、さらに、2進数を第2しきい値と比較 して第2しきい値指示信号を得ることと、この第2しき い値表示信号を第3バスを介して前記5つの相関器の各 々の第3入力端に入力することからなっている。

【0010】本発明の別の特徴によれば、その方法は、 2進制御信号(binary control sig nal)を得ることと、5つの相関器のアドレシングを テリアルを検出するための該相関器のうちの2つの第1 アドレス・シーケンスと、3-2プルダウン・マテリア ルを検出するための該5相関器すべての第2アドレス・ シーケンスを得ることからなっている。

【0011】本発明によれば、インターレース・ビデオ 入力信号のフィルム・モード検出を行う装置は、フィル ム・ソースまたはカメラ・ソースからのフィールドを含 んでいるインターレース・ビデオ入力信号を得るための ビデオ信号ソースと、少なくとも1フィールド・インタ ーバル期間の隣接フィールドのピクセル値の正味変化を 20 されるはずである。 表している2進数を、ビデオ信号の各フィールドごとに 生成するモーション検出回路と、2進数を分析してフィ ルムが発生源のフィールドを表すパターンを検出するパ ターン・アナライザとを備えている。このパターン・ア ナライザは、フィールド間の差信号を2進数から形成し て符号ビットおよび一群の大きさビットを提供する減算 回路と、大きさピット群をしきい値と比較してしきい値 指示信号を得るためのコンパレータと、しきい値指示信 号と符号ビットを5つの相関器の各々の入力端にそれぞ れ入力するための第1および第2バス・ラインと、相関 30 器をフィールド・レート順次にアドレスするためのアド レス・ジェネレータと、相関器の1つであって、その相 関器だけがフィールム・モード・オペレーションを示す カウントを示しているときそれを検出するためのロジッ ク・ユニットとを備えている。

[0012]

【発明の実施の形態】以下、添付図面を参照して本発明 の実施例を説明する。なお、図面において、類似要素に は類似の符号が付されている。

フィールド識別には、汎用的有用性がある。具体的に は、データ圧縮伝送システムで冗長フィールドを識別す るために利用すれば、データ・ストリームから除去また は削除すべき冗長フィールドを識別することができる。 また、共通フィルム・フレームが発生源であるビデオ・ フィールドを識別するために利用すれば、ビデオ信号の デ・インターレーシング処理(すなわち、インターレー ス・ビデオ信号の順次走査変換)を本質的にエラーなし で容易に行うことができる。また、フィールド・レート

めに、あるフィルム・フレームに共通する5つのフィー ルドを識別するために使用することもできる。

【0014】図1のテレビジョン受信装置では、上記利 用例のうちの2つ、すなわち、デ・インターレーシング を行う場合と、表示画像のフリッカ低減を行う場合が示 されている。この受信装置はビデオ信号・タイミングの 源102を備えており、この信号源102からは、イン ターレース輝度出力信号Yおよび全体を英字Tで示した タイミング信号群(例えば、水平、垂直、ピクセルな 2.進制御信号に従って変更して、2-2プルダウン・マ 10 ど)が出力される。 ここでは、ビデオ信号 Yは、フィル ム・ソースとカメラ・ソースとが混合されたもので、イ ンターレースされているものと想定している。すべての フィールド選択決定は輝度信号(luminance signal)の処理に基づいて判断されるので、ま た、図面を簡略化するために、クロミナンス(chro minance) 処理は示されていない。この分野の専 門家ならば理解されるように、ある特定の輝度(lum a) フィールドが識別され、表示のために選択されると き、対応するクロマ(chroma)フィールドも選択

> 【0015】信号の源102の出力は、順次走査/フリ ッカ低減プロセッサ104を介してビデオ・ディスプレ イ・ユニット106に入力される。ユニット106は従 来から知られている構成とすることができ、本発明を実 現するための識別装置100から得られるフィールド・ ソース識別情報を利用して、デ・インターレーシングま たはフリッカ低減(あるいは両方)などのピクチャ(画 像) 改善を行うことができる。

【0016】本発明を実現するフィルム・モード検出装 置100は3つの主要要素を備えている。すなわち、ビ デオ信号選択ユニット(図中では、ユニット110)お よびフィルム・データ減少ユニット (film dat a reduction unit) 112 cos. 【0017】ユニット108の入力端は、信号の源10 2から送られてきて、標準フィールド・レート (例え ば、PALまたはSECAMでは50Hz、NTSCで は約60Hz)のインターレース・フィールドを含んで いるインターレース輝度信号Yを受信するように結合さ れる。入力ビデオ信号Yから、ユニット108は3つの 【0013】本発明によるフィルム・モードのビデオ・40 出力ビデオ信号を同時に選択する。これらの信号は、信 号源102から同時に発生されるピクセルを含んでお り、そこでは、ピクセルYCはピクセルYAに対して1 フィールドからハーフラインを引いた分だけ遅れてお り、ピクセルYBはピクセルYAに対して1フィールド にハーフラインを加えた分だけ遅れている。

【0018】ピクセルYA、YBおよびYCの時間空間 的配置は図2に示されている。 ここで、あるフィールド (例えば、現フィールドN) からの一番目の各ピクセル (例えば、YA)は、時間的に隣接するフィールド(例 を二倍にしてビデオ信号のフリッカ低減処理の目的のた 50 えば、隣接フィールドN-1)の同じ水平位置をもつ二

10

番目と三番目のピクセル(例えば、それぞれYBとY C)と同時に発生される。この3つの3ピクセルのタイ ミングを別の表現で表すと、ハーフラインを引いた1フ ィールドは、60Hz(毎秒1フィールド)テレビジョ ン標準(NTSC)では262ラインの遅延に相当し、 50Hz方式(例えば、PALまたはSECAM)では 312ラインの遅延に相当している。 ハーフラインを加 えた1フィールドは60Hzの方式では263ラインに 相当し、毎秒50フィールドの方式では313ラインに 相当している。

【0019】図11、図12および13は、ユニット1 08として適した実施例を示す図である。図11に示す ように、ビデオ信号YはYAとして直接出力され、ディ レイユニット1102で262ラインだけ遅延されてY Bが作られ、ラインディレイユニット1104でさらに 1ラインだけ遅延されてYCが作られる。この実施例は 毎秒60フィールドのNTSCシステムに適している。 図12に示すように、毎秒50フィールドのシステムで は、遅延は、ユニット1202にて、312ラインに変 更される。別の方法として、図13に示すように、遅延 信号は、RAM1302に入力信号Yを貯え、それぞれ YA, YBおよびYCを出力する複数の出力ラッチ13 04,1306および1308を設けることにより得る ことができる。

【0020】フィルム・データ比較および累算ユニット (film data comparison and accumulation unit) 110は2 つの機能を備えている。第1の機能は、選択したピクセ ル (YA、YBおよびYC)の値をピクセル単位(pi xel by pixel basis)で比較して、 一番目の各ピクセル(YA)ごとに、ピクセル差信号 (pixel difference signal) を得ることである。このピクセル差信号は、一番目のピ クセル (YA) の値が二番目 (YB) と三番目 (YC) のピクセルの値の中間値であれば、値がゼロになってお り、そうでなければ、ピクセル差信号は、一番目のピク セル(YA)の値と、二番目と三番目のピクセルのうち 一番目のピクセル(YA)の値に最も近い値をもつ方 (YBまたはYC)の値との差の絶対値に等しい値にな っている。ユニット110についての特定実施例におい て、上述した独特なピクセル差生成方式は図7~図10 に示されているが、これについては後述する。

【0021】ユニット110が有する第2の機能は、ピ クセル差信号の非ゼロ値を、ビデオ信号の1フィールド のあらかじめ決めた部分(例えば、アクティブ・ライ ン)にわたって累算して、フィールド差信号を得ること である。フィルム・データ減少ユニット112はユニッ ト110から出力されるフィールド差信号Snを受け取 り、累算フィールド差信号をフィールドごとにあるパタ -2プルダウン・モードまたは3-2プルダウン・モー ドで動作しているフィルム・ソースを示すパターンであ る。この分析の結果として、プロセッサ104を制御す るための2つの信号が得られる。一方の信号はフィルム ・モードを示すフラグ信号であり、他方の信号はどのフ ィールドがフィルム・ソースからのものかを示す識別 (idenfier) 信号である。

【0022】以上を要約して説明すると、ユニット11 Oは「フィルム・モード検出器」(film mode detector)として働き、現フィールドおよび 前フィールドの隣接ラインからの輝度情報を上述したよ うに使用して、現フィールドと前フィールドとの間のピ クセルとの差を計算する。これらの差は、空間情報の影 響を最小にするように処理され、フィールドのアクティ ブ・ライン (active lines) のアクティブ 部分にわたって累算される。これにより、以下に説明す る実施例では、8ビットのフィールド差ステータス信号 Snが得られ、これは、現フィールドが前フィールドと どれだけの差があるかを示している。フィルム・データ 20 減少ユニット112は、信号Snの値を使用して、どの 隣接フィールドが同じフィルム・フレームからのもので あったかを示す(次のフィールド期間の間に("フィー ルド・フラグ出力"信号を発生する。"符号" (si gn)信号は、(1)マテリアルがフィルムから発生さ れたかどうかを示し、(2)フィルム・シーケンス内に おけるフィールドの位置を示している。このセクション には、並列に動作している複数の相関器が含まれてお り、これらの相関器は貯えられた参照シーケンス(re ference sequence) (候補フィルム ・シーケンスを表している)をSnフィールド差データ のパターンと比較する。 これらの相関器の1つがフィル ム・マテリアルが処理中であることを示しているとき、 フィルム・モード (Film Mode) ステータス信 号FM、1ビット)が活性化される。さらに、フィルム ・フィールド識別ステータス信号FFが出力される。と の信号は、どの隣接フィールドがプロセッサ104のY 補間回路によって使用されるかを示している。

【0023】上述した説明を参考にして、以下では、本 実施例のより詳しい説明を行う。

【0024】比較および累算ユニット110の説明 ユニット110の説明を理解しやすくするために、図3 では、フィルム・データ比較ユニット300とフィルム ・データ累算ユニット350を区別するために、破線の 対角線でブロック図を分けてある。

【0025】ユニット110の全体機能は、フィールド 差を表すデータを累算して、各フィールドの終わりで単 一の結果Sn(この例では8ビット数)を得ることであ る。この8ビット数は、あとで説明するように、各フィ ールドにおける20ビット累算の最上位8ビットに対応 ーンについて分析する。あるパターンとは、例えば、2 50 している。垂直空間情報の影響を低減するために、累積

された和は、現フィールドの輝度レベルが前フィールド 内の真上と真下のピクセルの輝度レベルの間にあれば、 変更されないままになっている。そうでなければ、現ビ クセルの輝度レベルと、先行フィールドの、最も近い輝 度値をもつ垂直方向の隣接ピクセルとの絶対差が累算さ れる。各フィールドの終わりで、累算和はラッチされ、 アキュムレータはクリアされる。

【0026】以上述べたことは次のように行われる。比 較ユニット300において、加算器302と除数2の除 算ユニット (divide by two unit) 304は前フィールドN-1の隣接ラインからピクセル YBとYCの平均値を計算する(図2参照)。この平均 値と現フィールドの輝度ピクセル値YAとの差の絶対値 は、減算器306と絶対値回路308によって求めら れ、初期フィールド差値Dlが得られる。これと同時 に、前フィールドの隣接ピクセル間の絶対値の1/2が 減算器310)絶対値回路312および減衰器314に よって得られたあと、減算器316でD1から減算され る。この減算により、YAがYBの値とYCの値の中間 にあると、負の結果が得られる。減算器316に伝えら れる差信号処理遅延を補償するために、そとに入力され る信号は、ピクセル・クロック・リタイミング・ラツチ (pixel clocked retiming l atch) 318, 320のペアのそれぞれによってタ イミングがとり直される。

【0027】滅算器316の出力差信号D2(8ビッ ト)は負の値を除去するためにリミッタ322によって 制限され、その結果の信号D3は、ピクセル・レート・ ラッチ(pixel rate latch)328に よってリタイミングがなされたブランキング(帰線消 去)信号(信号源102の信号Tからの)を受けてアン ドゲート324によってゲート制御される。このゲート 制御により、ピクセル差信号はビデオ・フィールドのア クティブ部分に制限されるので、垂直ブランキング期間 に現れた同期信号および他の信号の影響が、アンドゲー ト324から出力される最終的ピクセル差信号PDにお いて、除去される。他のレジスタ326はピクセル・レ ートと同期して信号PDのリタイミングをとって、前述 したレジスタ318、320および328と同じように ゲート遅延を補償する。

【0028】図7~図10は、図3の比較ユニット30 0によって得られた、処理済みピクセル差信号PDの具 体例を示す図である。図7に示すケースでは、YAの値 は前フィールドのYBの値とYCの値の中間にある。ユ ニット300は、YAがYBとYCの中間にあるような 場合はすべて差としてゼロを割り当てるので、ピクセル 差値PDはゼロ(PD=0)に等しく、最終的に処理さ れた信号のどの部分も形成しない。

【0029】図8に示す例では、YAはYBとYCより 大きくなっている。具体的には、YAはYBより2IR 50 【0033】図3に示す比較ユニット300の実施例

10

Eだけ大きく、YCより7IREだけ大きくなってい る。ユニット300は一番目のピクセルYAの値と、二 番目と三番目のピクセルYB、YCのうち一番目のピク セルYAに最も近い方の値との差の絶対値に等しい差値 を選択するので、PDで選択された差は+2 IREであ り、7IRE差は無視される。

【0030】本発明の重要な特徴の1つは、ユニット3 00 においてピクセル差値を求める上記および以下の例 において、本発明の方法によれば、変化に対して常に最 10 小の結果が得られることである。言い換えれば、YAと ビクセルYB, YCの間の2つの差のうち、最小の差だ けが使用される。これには、YBとYCとの間の垂直差 が非常に大きいときに起こり得る歪みが最小になるの で、あるピクセル差の測定が最終的累算フィールド・デ ータ和に不当に重みを付けることが防止されるという利 点がある。言い換えれば、非常に大きな変化(垂直ディ テール、モーション、急激な水平エッジ、ノイズなどに 起因する) は最小差に減少されるので、累積フィールド 和が少数の急激な輝度変化によってスキュー(ske w)されたり、その影響を受けることがない。

【0031】YBとYCのうちYAの値に最も近い方に 基づいて差を選択すると利点が得られる例を示したのが 図9であり、そこでは、フィールドN-1において、ピ クセルYB (90 I R E) とピクセルYC (10 I R E) 間が80IREだけ遷移するように値が選択されて いる。本発明によれば、ピクセル差PDはYB、YCの うちYAに最も近い方に基づいているので、YAの値が 5 IREのとき、フィールドN-1でとの大きな変化が あったとき得られるピクセル差は、フィールドN-1で 30 80 I R E だけ変化したときわずか5 I R E に等しくな る。なお、ピクセルYAをYBまたはYBとYCのなん らかの平均値と比較すると、結果はもっと大きくなる。 従って、ユニット300でピクセル差を生成するように すると、生成される最終的フィールド差信号が不当に重 み付けされることが防止される。信号PDを生成するも う1つの例を示したのが図10であり、そとでは、YC とYBの値は10IREに等しく、YAの値は7.5I REであるので、得られる差は+2.5 IREである。 【0032】 ここで、参考のために触れておきたいこと 40 は、比較ユニット300は別の物理的構造や回路構成で 実現しても、ピクセルYA、YBおよびYCからピクセ ル差信号PDを作ることができることである。このよう な代替構成は図16に比較ユニット300Aとして示さ れている。そとでは、ピクセル差信号PDは、YA、Y BおよびYCをメディアン値セレクタ(median value selector) 1602に入力し、減 算器1604でYAをメディアン結果から減算し、減算 器1604で得た差の絶対値をユニット1606で使用 して信号PDを出力することによって得ている。

が、ビクセル差を生成するとき回路の経済性の点で図17のそれよりも好ましいとされるのは、ユニット300ではメディアン値を選択する必要がないからである。YAがYBとYCの中間にあるようなケースではゼロが得られ、その他の場合には、一番目のピクセルと、二番目と三番目のピクセルのうち一番目のピクセル値に最も近い値をもつ方の値との差の絶対値が得られるという同様の結果が得られるかぎり、必要ならば、他の回路構成を採用することも可能である。

【0034】上述したように、各ピクセルについて得ら 10 れるピクセル差信号は8ビット数になっている。この8 ビットをフィールドのすべてのアクティブ・ピクセルに わたって累積すると、得られる結果が25ビット幅を越 える場合がある。図3に示したアキュムレータ350の 特徴によれば、このような問題はアキュムレータと、総 数が25ビット以下で、カウンタのオーバフローを禁止 したカウンタとを組み合わせることにより回避される。 【0035】との点について、以下に、より詳しく説明 する。比較ユニット300の出力信号PDは、8ビット 加算器352、アンドゲート354および8ビット・レ ジスタ356を備えた8ビット・アキュムレータに入力 される。加算器352は8ビット・ラッチ356に貯え られている以前の和に8ビット信号PDを加えることに より、あるフィールドで測定された各ピクセル差値ごと にPDをラッチ出力に加える。アンドゲート354は加 算器の和をラッチに入力するので、各フィールドが現れ るたびに、インバータ358によって反転された垂直さ れたパルス (タイミング信号Tからの) を受けてアキュ ムレータがクリアされる。あるフィールドの期間、累積 ピクセル差PDが8ビットを越えるたびに(すなわち、 カウントが255のとき)、キャリー出力(carry out)パルスCoが加算器352から出力される。 【0036】8ビット・アキュムレータ(352~35 6)から出力されたキャリー出力パルスCoはアンドゲ ート360、リタイミング・レジスタ362および他の アンドゲート364を介して12ビットのカウンタ37 0に入力される。ゲート360は垂直パルス期間の間C oを禁止する働きをする。レジスタ362はキャリー出 力信号Coのタイミングを、ピクセル・クロック(E) に合わせてとりなおす。ゲート364は、ブランキング ・パルスCBおよび他の2入力端に入力されるオーバフ ロー禁止信号が存在しないとき、カウンタ370の入力 をクロック制御する。オーバフロー防止に関しては、す でに説明したように、ピクセル差信号には、あるフィー ルド期間に25ビット幅を越える累算結果を発生する能 力がある。しかし、最大累算カウンタは20ビットであ る(すなわち、累算の8ビットにカウントの12ビット を加えたもの)。従って、フレーム間に大きな差が現れ たとき (例えば、場面が変化したとき) オーバフローを

12

大カウントでカウントを中止する。具体的に説明すると、オーバフロー信号は8入力アンドゲートから得られ、この信号はゲート364の作用の禁止(disable)するので、カウンタ370の最上位8ビット(MBS)が高になったときカウンタ370による以後のカウントは禁止されるカウンタ370の出力の一部(すなわち、12ビット・カウントの8MSB)は、垂直パルスを受けて各フィールドの終わりで8ビット・レジスタ374に貯えられ、カウンタはリセットされ、次のフィールドでピクセル差信号PDの累算が行われる。

【0037】データ減少ユニット112の説明 図4に示すデータ減少ユニット112はアキュムレータ 350から各フィールドととに入力されるフィールド差 情報Snを使用して、特定のフィルム・シーケンスが存 在するかどうかを判断する。起こり得る問題の1つは、 ノイズと垂直空間ディテールがSnの値を大きくし、必 要とする情報をマスキングする可能性があることであ る。幸いなことは、フィルム・マテリアルの特徴的な特 性が、同一または異なるフィルム・フレームからフィー 20 ルドが連続的に発生するとき生じる大小のフィールド差 のパターンになっていることである。連続する各フィー ルドでSn信号の変化を調べることにより、フィルムに 起因する変化パターンが強調されるが、互いに打ち消し 合う長短がある。ユニット112では、フィールド差の この変化は、相関手法(correlation te chnique)を用いて期待されるフィルム生成パタ ーン (expected film-generate d pattern)と比較される。

【0038】60Hzマテリアルを受信したとき、起こり得る3-2プルダウン・パターンは、各々が内部ROMに貯えられた参照シーケンスをもっている。5つの相関器401~405からなるパンクを用いて比較される。50Hzフィルム発生源フィールドを含んでいるビデオ信号のときは、2-2プルダウン・パターンが比較されるが、相関器のうち2つだけを使用する必要がある。この場合、残りの3つの相関器は使用されない。相関器の1つが特定フィルム・シーケンスの存在を検出すると、そのことをデ・インターレーシング/100Hz (フリッカ低減)プロセッサ104 (図1)に伝え、さらに、どの隣接フィールドが同一フィルム・フレームからのものであったかを知らせる。従って、相関の最終結果からは2つの信号が得られる。これらの信号は、

(1)フィルム発生源マテリアルが存在することを示し、(2)2隣接フィールドをどちらを使用してライン 2倍化またはフィールド・レート2倍化を行うべきかを示している。

る(すなわち、累算の8ピットにカウントの12ピット 【0039】詳しく説明すると、図4のデータ減少ユニを加えたもの)。従って、フレーム間に大きな差が現れ ット112では、8ピット・ラッチ402(累算ユニッたとき(例えば、場面が変化したとき)オーパフローを ト350で使用されたものと同じ垂直パルスでイネーブ 防止するために、カウンタ370は"飽和"するか、最 50 ルされる)はフィールド差信号Snを1フィールドだけ

遅延させる。この遅延信号は、減算器404で未遅延フ ィールド差信号Snから減算されて、2つの補数(tw o's complement) の符号付き 9 ビット信 号D2FLDが作られる。この信号は、連続するフィー ルドのフィールド差信号Sn間にどの位の変化が在るか を示している。"符号ビット"と名づけたD2FLDの 符号ビットはSnが増加したか(0)、あるいは減少し たか(1)を示している。これはフィールド・シーケン ス当たり1ビットを形成し、このビットは相関器401 ~405で候補フィルム・シーケンス(2-2ブルダウ 10

【0040】有用な情報が得られるのは、ビデオ信号に 目立った動きがあるときだけであるので、極性データを 有意にするだけの十分な変化があったかどうかが判断さ れる。言い換えれば、極性データは、単独では、プルダ ウン・パターンを明瞭にかつ高信頼度に判断するには不 十分であることが分かっている。ピクセル差データから 求めたフィールド差の大きさデータがそのまま残されて いるのは、そのためである。

ンまたは3-2プルダウン)と比較される。

【0041】具体的に説明すると、フィールドとフィー 20 れ、しきい値信号T2が得られる。この信号T2によ ルドとの間の差信号D2FLDの絶対的大きさは絶対値 回路406で得られ、ソース410から得られる2進し きい値信号TH-1とコンパレータ408で比較され る。システム・パフォーマンスを最適化するために望ま しいことは、ソース410を可変またはプログラマブル にすることである。なお、システム全体を最適化するに あたり、このような柔軟性を必要としないアプリケーシ ョンでは、固定または「ハードワイヤード」(hard -wired)ソースを使用することが可能である。D 2FLDの大きさがソース410の"第1"しきい値T H-1を越えていると、3-2プルダウン・フィルム・ モード・シーケンスを含んでいるマテリアルの場合は、 相関器401~405がイネーブルされる。他方、相関 器401と402をイネーブルするだけで、2-2プル ダウン・シーケンスを含んでいるフィルム・モード・マ テリアルが処理される。信号TH-1は2クロック期間 だけ(レジスタ412と414によって)遅延された垂 直パルスVPによってアンドゲート411でゲート制御 され、最近のフィールドからの情報はそのあとに続く相 ス413を介して5つの相関器401~405の各々に 分配される。

【0042】ここで、参考のために触れておきたいこと は、相関器401~405がD2FLDを単独に使用し てシーケンスの識別を行うことは、必ずしも信頼性があ るとは限らないことである。例えば、フィルム・マテリ アルのあとに、静止バックグラウンド上でスクロールす るテキスト (scrolling text)といっ た、非常に定常的な非フィルム(つまり、ビデオ・カメ ラが発生源の)マテリアルが続いている場合は、フィー 50 て選択してシステム動作を自動化すれば、50Hzフィ

ルド差信号Snは大きくなっても、ほぼ一定しているの で、フィールドとフィールドと間の変化はほとんどな い。この場合、D2FLDの大きさはしきい値TH-1 を越えることがないので、システムはフィルム・モード ・オペレーションで続けることができる。このこと、あ るいは同じような状況を検出するために、フィールド差 信号Snは、別のプログラマブル・ソース422から得 た別のしきい値TH-2とコンパレータ420で比較さ れる。前述したように、ソース422は固定2進値にす ることができるが、プログラマブルにすると、システム 全体を"微調整"したり、最適化することができる。し きい値TH-2の値は、他方のしきい値TH-1よりも はるかに大きい値にセットしておくのが一般的である。 つまり、TH-2>>TH-1である。しきい値の関係 をこのようにすると、上述したように、静止バックグラ ウンド上でスクロールするテキストや他の類似のモーシ ョン条件の問題が解決される。コンパレータ420での 比較結果は、レジスタ412と414から得た遅延垂直 バルスVPによってアンドゲート423でゲート制御さ り、該当する相関カウンタ(相関器401~405内 の) にリセットされる。信号T2はバス426を介して 5つの相関器の各々に分配される。

【0043】各相関器内のROMアドレスは、相関器す べてに共通するアドレシング信号ADDRによってフィ ールドごとに 1 位置ずつ連続的に進められる。相関器R OMアドレス信号ADDRは、同期イネーブル(E)入 力端とリセット(R)入力端を有する3ピット可変モジ ュロ・カウンタ424によって生成される。とのカウン 30 タは、レジスタ412と414から得た遅延垂直バルス によってフィールドどとに一度イネーブルされるかクロ ックがとられる。50Hz (毎秒1フィールド) 信号を 受信したとき、2-2プルダウン・フィルム・シーケン ス(他のフィールドごとに繰り返される)だけは、5つ の相関器の2つによって識別される。カウンタ424は 計数値が1になるとリッセットされ、2つのROMロケ ーションだけをアドレスする。60H2信号を受信した とき、3-2プルダウン・シーケンスは、5つのフィー ルド・シーケンス・パターンをもつものが識別される。 関計算で使用される。このしきい値制御信号Tlは、バ 40 との場合は、カウンタ424は計数値が4になるとリセ ットされ、これにより、5つのROMロケーションをア ドレスする。

> 【0044】2-2プルダウンおよび3-2プルダウン 動作モードの選択を制御するためのカウンタ424のモ ジュロの変更は、制御ソース426によって制御され る。このソースとして、例えば、一方のブルダウン・モ ードのときは2進"ゼロ"を出力するために、手操作で 作動するスイッチを用いることができる。別の方法とし て、フィールド・レート検出器を制御ソース426とし

ールド・レート信号のときは、モジュロ2の計数を行う ととを自動的に選択して5つの相関器のうち2つをイネ ーブルし、また60Hzビデオ信号が現われたときは、 カウンタ424でモジュロ5の計数を行うことを自動的 に選択して5つの相関器すべてをイネーブルするための 制御信号Cを得ることができる。3ビット・カウンタ4 24の可変モジュロ・カウントを容易にするために、最 上位ビットと最下位ビット(2 および0)は、制御信号 Cに応答してデコーダ428でデコード化される。Cが 50Hzフィールド・レートを示しているときは、デコ ーダ428は、カウントが2になると、デコーダ出力端 をカウンタ・リセット(R)入力端に結合しているアン ドゲート430とオアゲート32を通してカウンタ42 4をリセットする。Cが60オペレーションを示してい るときは、デコーダ428はカウントが5になったと き、カウンタ424をリセットするので、3-2プルダ ウン・ビデオ・フィールドの5フィールド・シーケンス 特性の相関をイネーブルする。アンドゲート430の目 的は、デコーダ428の出力を遅延垂直パルスVPに同 期化させることである。オアゲート432は、「相関器 リセット」(correlator reset)と呼 ばれる信号をカウンタ424へ他のリセット入力として 与えるために使用され、この信号は例えば、システム全 体を初期化するために使用される。この信号は手操作で 得ることも、あるいは例えば、"パワーアップ" (ро wer up)と呼ばれる検出器や、他の適当な初期化 信号ソースから自動的に発生させることもできる。

【0045】次に、5つの相関器401~405の全体 的オペレーションについて説明する。これらの相関器の 各々は2つの出力FとMをもっている。出力Fは、プロ 30 セッサ104で補間またはフィールド繰返しを行うため にフィルム・モード・オペレーションのどのフィールド を選択すべきかを示している。F出力のすべてはオアゲ ート442で合成されて、フィルム・フィールドすなわ ちFFアイデンティファイア出力信号が得られる。M出 力は、相関器が期待パターン(expected pa ttern) と"一致(マッチ) するもの"を見つけた ことを示す。組合せロジック・ブロック440は、1よ り多く (2以上)の相関器が高いM値を出力している かどうかを検出する。もしそうであれば、相関エラーが 40 起とったことを意味するので、すべての相関器は、ロジ ック・ユニット440の"1より大"出力を5つの相関 器の全クリア (clear all) リセット・バスに 結合しているゲート444を介して、直ちにクリアされ る。ロジック・ブロック440が正確に1つのMがハイ であることを検出していれば、フィルム・モード・ステ ータス・フラグ(FMSF)が活性化される。フラグF MSFがこのようにアクチベート(活性化)されたとき は、フィルム・フィールド識別信号FFは、隣接フィー ルドのどれを使用して、例えば、補間を行うべきかをプ 50 きは、非ゼロが期待されるととを意味する。期待大きさ

16

ロセッサ104に指示する。ゼロはYAピクセルを含ん でいるフィールドNを示し、1は隣接フィールドを示し ている。前述したように、相関リセット制御信号は可変 モジュロ・カウンタ424をリセットするために使用さ れる。とれと同じ信号はロジック・ユニット440のリ セット出力とオアゲート444で合成されて、システム を初期化する(つまり、カウンタ424をリセットし、 相関器401~405をクリアする)。

【0046】図5は相関器401~405の代表的なも 10 のの詳細な論理図である。相関器は減算器404から得 たD2FLD符号ビットを、相関器のROM502に貯 えられた参照符号シーケンスRSと比較する。シーケン スが一致し、TH-1(第1)しきい値信号が相関器を イネーブルすると(例えば、第1しきい値バス413を 介して)、6ピット・カウンタ504がインクリメント される。ミスマッチ (不一致)が生じるか、他の事象 (イベント) がフィルム・シーケンスが存在しないこと を示していると(例えば、1より多(2以上)の相関器 が一致を示している場合)、カウンタ504はゼロにリ 20 セットされる。そうでなければ、シーケンスが一致する たびにカウンタ504がインクリメントされ、カウンタ がフルスケール(つまり、全部"1")まで達すると、 との状態は6入力アンドゲート506により検出され、 シーケンス一致が検出されたことを示す出力信号M=1 が出力される。

【0047】図6に示すように、相関器401~405 の各々の内部ROM502は7つのアドレスを含んでい る。このアドレスの1ビットは、制御ソース426から 出力された50/60Hzフィールド・レート信号 "C"から与えられる。他の3ビットは可変モジュロ・ カウンタ424から与えられる。アドレス・ロケーショ ンの最初の2つは2-2ブルダウンに対応し、信号 "C" がロー(50Hzオペレーション) でカウンタ4 24の(ADR)値が000と001のときアドレスさ れる。他の5つのアドレスは3-2プルダウン・シーケ ンスに対応し、信号"C"がハイ("1")でカウンタ 424のADR値が000~100(10進数の0~ 4) のときアドレスされる。

【0048】情報の2ビットは、図6のROMデータ・ テーブル600に示すように各アドレスに貯えられる。 一方のビットは"参照符号"(reference s ign-RS) を表している。これは、フィールド差信 号Snの期待極性(expected polarit y)を示している。論理ゼロは正の極性を示し、最後の 2フィールドが異なるフィルム・フレームからのもので あることを意味する。他方のビットは"参照大きさ" (reference magnitude-RM)を 示している。このビットが論理ゼロのときは、D2FL Dの期待大きさがゼロであることを意味し、論理1のと

18

ゼロが実際に現れるのは、最後の3フィールドが同じフ ィルム・フレームからのものであるとき、3-2プルダ ウン・シーケンス中の1フィールドだけである。

【0049】相関器の各々の6ビット・カウンタ504 は、同期イネーブル(E)入力とリセット(RST)入 力をもっている。リセット入力はイネーブル入力に優先 している。このカウンタのインクリメントは、排他的オ アゲート510がROM502の参照符号ピットRSを 減算器404のD2FLD符号ビットと比較することに より制御される。第1しきい値TH-1がアクティブ状 10 態にあり、カウンタがフルスケールになく、排他的オア ゲートが一致を示していると、アンドゲート513がイ ネーブルされ、カウンタ504がインクリメントする。 【0050】毎秒50フィールド・ビデオ信号でオペレ ーションしているとき、しきい値TH-1がアクティブ 状態で排他的オアゲート510が不一致を検出した場 合、カウンタ504は、インバータ511およびアンド ゲート514経由でリセットRST入力に結合されたオ アゲート516によってリセットされる。カウンタ50 2 しきい値TH-2 がアクティブ状態(ハイ)で参照符 号RSが負であるとき(RSはアンドゲート520の入 力端でインバータ522によって反転される)リセット される(アンドゲート520経由で)。この状態が起こ ったときは、フィールド差が単一フィルム・フレームか らのものであることを示している。

【0051】60Hz信号が処理されているときは、カ ウンタ504は、参照大きさRMがローであり(最後の 3フィールドが同一フィルム・フレームからのものであ ることを示す)、しきい値信号TH-1あるいはTH-2のどちらかがアクティブ状態にあると、いっでもリセ ットされる(インバータ524、オアゲート526およ びアンドゲート518経由で)。

【0052】カウンタ504がフルスケール・カウント の63(2進で全部1)まで達すると、アンドゲート5 06がイネーブルされ、シーケンス一致を示すので相関 器の出力が"1"にセットされる。この信号はインバー タ530によって反転されるので、アンドゲート502 はディスエーブルされ、以後の計数は中止される。フィ ールド・フラグ ("F") 出力 (アンドゲート535) もイネーブルされる(信号RSを反転するインバータ5 36とM出力信号を出力するアンドゲート506経由 で)。フィールド・フラグ出力 "F" がイネーブルされ ると、どの隣接フィールドが同一フィルム・フレームか らのものであるかが (次のフィールド期間の間に) 通知 される。このシステムによって検出されたシーケンスに おいて、使用されるフィールドは、リードオンリ・メモ リ(ROM)からの"参照符号RS"信号を反転すると とによって得ることができる。"全クリア"("cle が一致するものを同時に見つけたことを意味する)、カ ウンタ504は次のクロックでオアゲート516経由で 即時にリセットされる。50Hz参照シーケンス(RO M内容の最初の2行)を生成しているときは、参照大き さRMビットは最後の3つの相関器ではローにセットさ れる。これにより、これらの相関器がインクリメントす ることは決してなく、しきい値信号TH-1またはしき い値信号TH-2が現れるとリセットされる。参照符号 RSの値はこれらの場合には任意である。

【0053】とれまで説明してきた本発明の実施例は種 々の態様に変更が可能である。例えば、図14に示すケ ースでは、ピクセルYAはフィールドN+1からではな く、フィールドNからのものであり、ピクセルYBとY CはフィールドNからではなく、フィールドN+1から のものになっている。

【0054】4ピクセル処理についての説明 他の実施例では、別のフィールドをコンパレータ300 で使用して、図15に示すようなピクセル差信号を生成 することができる。ここでは、ピクセルP1はフィール 4は、50Hz信号でオペレーションしているとき、第 20 ドN-1からのものであり、ピクセルP2とP3は隣接 フィールドNからのものであり、4番目のピクセルP4 は次の隣接フィールドN+1からのものになっている。 この方法は、以下では、"4ピクセル処理"と呼び、図 17に示すように実現することができる。ここでは、デ ィレイ(遅延回路1702,1704および1706は ピクセルP2、P3およびP4をP1に対して遅延させ ている。メディアン・セレクタ1708と減算器171 2は、図16の例と同じように、ピクセルP1, P2お よびP3から差D1を出力する働きをする。同様に、メ 30 ディアン・セレクタ1710と減算器1714はP2, P3およびP4からピクセル差D4を出力する。その結 果のピクセル差信号FDは、D4をD1から減算すると とによって得られる。ピクセル差の計算を図示のように 2フィールドにわたって行うと、ノイズに起因するアー ティファクト(artifact)が減少するという利 点があるが、メモリのフィールドが1つ増えるので、減 算器1702ではこの利点が相殺されることになる。

> 【0055】図17の例に代わる別の実施例では、次の 関係式を用いると、異なるハードウェアで4ピクセル処 40 理のために、同じD値を計算することができる。

[0056] D=MAX [ABS (P1-P23av g); P23dif]-MAX[(ABS(P4-P2 3avg): P23dif] CCC, P23avg= (P2+P3)/2, P23d i f = ABS (P2-P)3)/2 "D"を求める上式は、Dが2つの最大値 (MAX) の差であることを示している。一方の最大値 は、(i)P1とP2およびP3の平均値との絶対値 (ABS) の差と、(ii) P2とP2との差、のうち 大きい方がとられる。他方の最大値は、(iii)P4 arall") 信号がハイであれば(2つ以上の相関器 50 とP23の平均値との絶対値の差と、(iv)P23の 差のうち、大きい方がとられる。物理的ハードウェアの面では、との式を調べることにより、2つの最大値回路、3つの絶対値回路、いくつかの減算器およびいくつかの除算器を、上記機能を実現するように接続することにより適切な回路を作ることができる。

【0057】比較ユニットを作るときは、図17に示すように、あるいは上述の代替実施例で説明したように、P1とP4がP2とP3の中間であれば、Dはゼロの値をとる。P1がP2とP3の値の範囲外にあり、P4が中間にあれば、Dは正になる。P1がP2とP3の中間にあり、P4がこの範囲外にあれば、Dは負になる。P1とP4が共にP2とP3の値の範囲外にあれば、Dの符号は、P1またはP4がP2、P3からより離れているかどうかによって決まる。4ピクセル処理方法を用いてピクセル差信号Dを生成すると、垂直空間ディテールおよびチャネル・ノイズの影響を一次的(firstーorder)に打ち消すことができるという利点がある。コスト面では、前述したように、別のフィールド遅延が必要になる。

【0058】図17の代替実施例による4ピクセル群処 20 理の説明を続けると、差信号Dはフィールド全体にわたってピクセルごとに加算され、フィールドNの累積和Sn′が得られる。このSn′シーケンスはデータ減少ユニット112で別の処理を受けるが、その処理方法は、本発明の前述した例におけるSnとまったく同じである。要約して説明すると、ユニット112は信号Sn′を処理して、マテリアルの発生源がフィルムであるか、ビデオ・カメラであるかを判断する。Sn′の値はフィールドごとに一度だけ変わるので、そのあとに続く計算は、ユニット112を実現するものとして示した専用 30 "ハードウェア"ではなく、マイクロコンピュータで行うことが可能である。

【0059】フィルム・データ減少では、信号Sn′の 大きさは、まず、しきい値TH1と比較されて、有意な 変化があったかどうかが判断される。しきい値を越えて いなければ(動き不存在を示している可能性がある)、 Sn′はこれ以上使用されない。そうでなければ、S n′が正極性のときは、フィールドN-1とNとの差が フィールドNとN+1との差よりも大幅に大きいことを 示し、とれは、NとN+1が同一フィルム・フレームか 5のものである可能性があるが、フィールドN-1はそ うではないことを示唆している。逆に、Sn′が負極性 のときは、フィールドN-1とNが同一フィルム・フレ ームからのものである可能性があるが、フィールドN+ 1は異なるフレームからのものであることを示唆してい る。結果として得られた正符号と負符号のシーケンスは 5つの相関器(401~405)によって分析され、既 知タイプのフィルム・シーケンスが存在するかどうかが 判断される。

【0060】前述した"3ピクセル"の例と同じよう

20

に、2-2プルダウン・ソースからのマテリアルでは、 起とり得るフェーズが2つある。つまり、フィルム・フ レーム間の還移は、偶数ビデオ・フィールドまたは奇数 ビデオ・フィールドの先頭で起こることがある。2-2 プルダウン・ソースを検出するために、5つの相関器の うちの2つが使用される(各フェーズごとに1つ)。各 相関器は2進比較回路(例えば、前述したように排他的 オアゲート510)と相関カウンタ(例えば、504) を含んでいる。可変モジュロ・カウンタ(424)はモ ジュロ2にセットされ、フィールドのカウントを連続的 にとって参照信号を交互に変わる符号の形で一方の相関 器に送り、反対極性を他方の相関器に送る。各相関器は その参照の符号をSn′の符号と比較する。符号が一致 しているときは、相関カウンタはインクリメントされ る。符号が相反するときは、相関カウントはゼロにリセ ットされる。カウントがあらかじめ決められた限界値 (例えば、図示のように63)に達すると、カウンタは それ以降インクリメントすることが禁止され、フィルム ・シーケンスがその相関器によって検出されたことを知 らせる信号が生成される。

【0061】3-2ブルダウン・シーケンスの検出は、3-2マテリアルの起とり得る5フェーズに対応して5つの相関器のすべてが使用されることを除けば、同じように行われる。ここでは、カウンタ424のモジュロは"5"に変更されているので、5つの参照シーケンスが相関器に入力される(フェーズ・オフセットが異なるごとに1つ)。これらのフェーズは、前述したように、貯えられたROMフェーズと比較されて3-2マテリアルが識別される。前述の例と同じように、相関器の1つだ30けがフィルムが検出されたことを示しているときは、ソースはその相関器の参照に対応するタイプおよびフェージング(phasing)になっているものとみなされる。1より多い(2つ以上の)相関器で同時に相関カウントがLになっていると、すべての相関カウントは即時にゼロにリセットされる。

【0062】システムは有意な動き(significant motion)を含んでいる多数のフィールドを必要とし、その1つは期待極性(expected polarity)を示していなければならないので、フィルム・ソースが誤って検出されても、その影響を受けないようになっている。しかし、システムはフィルム・マテリアルからビデオ・マテリアルに変わったことを検出するのが遅くなることがある。特に、例えばシステムがフィルムを処理しており、動きが非常に均一であるビデオ・マテリアルのソースに変わると、すべてのフィールド間の差が顕著になるが、その差はほぼ同一である場合がある。その場合にはD1とD4はほぼ等しくなるので、Dはゼロに近い平均値になり、Sn′の大きさがしきい値TH-1を越えていないことがある。

50 【0063】上記の問題は4ピクセル・システムで起こ

10

り得るので、その解決方法は、動きが均一であっても、 連続するフィールド上の異なるピクセルでフィールド差 が現れるので、Dの正値と負値を別々に累算することで ある。とれを式で表すと、次のようになる。

 $[0064]Sn+=\Sigma MAX(0.+D);$

Sn-=ΣMAX(0, -D);および

Sn' = [Sn +] - [Sn -]

Sn′についての回路を実現するには、上記で定義した ように、一対の最大値検出器と1つの減算器だけがあれ ば、その出力間の差を得ることができる。これにより、 同じSn′値が得られ、これは前述したように使用され る。さらに、Sn+とSn-は別々に得られるので、各 々は第2の、もっと大きいしきい値TH-2と比較する ことができる。もしSn-がTH-2を越えており、そ のとき参照が"-"ならば、あるいはもしSn-がTH -2を越えており、そのとき参照が"+"ならば、対応 する2-2プルダウン相関器の相関カウントがリセット される。もしSn+あるいはSn-のどちらかがTH-2を越えていれば、3-2プルダウン相関器の相関カウ ントがリセットされる。また、もしSn+あるいはSn 20 -のどちらかがTH-2を越えていれば、参照として "0"を受け取った3-2プルダウン相関器の相関カウ ントがリセットされる。これにより、本発明の"4ピク セル"実施例におけるフィルム・マテリアルの中断(c essation)は、有意なモーションが存在するよ うなすべての条件の下でも即時に検出されることにな る。3フィールド差ではなく、2フィールド差の累算に よる本発明の"3ピクセル"実施例では、この補正は不 要である(つまり、図4の例では、Snは、1フィール ドにつきレジスタ402に以前に貯えられていたSnの 30 た実施例を示すブロック図である。 値から減算されて、フィールド差信号D2FLDとその 符号ビットが得られる)。従って、本発明の"4ピクセ ル"実施例を実現するときは、フィールド遅延レジスタ 402と減算器404を省いて、信号Sn′ 信号D)を絶対値回路406に送り、その符号ビットを バス409に送ることができる。データ減少ロジックを とのように単純化できるのは、信号Sn'がすでにフィ ールド間の差(つまり、D=D1-D4)を表している ので、データ減少ユニットでさらにフィールドを保管 し、減算を行う必要がないからである。

[0065]

【発明の効果】フィルム・ソースを発生源とするビデオ ・フィールドを、2-2および3-2プルダウン・シー ケンスを用いて高い信頼度で識別することができる。フ ィールド差信号を第1しきい値より高くなった第2しき い値と比較して、第2しきい値指示信号を第2バスを経 由して各相関器へ送るととによって、エラー減少をさら に強化している。フィルム・モード・オペレーションを 識別するフラグと、2隣接フィールドのどちらがデ・イー ンターレーシングやフリッカ低減などの後続のビデオ処 50 306 減算器

理で使用するのに適しているかを識別するフラグが作ら

れる。 【図面の簡単な説明】

【図1】本発明の一実施例によるフィルム・モード識別 装置を備えたテレビジョン受信装置を示すブロック図で ある。

【図2】本発明を説明するために役立つ垂直位置/時間 関係図である。

【図3】図1の識別装置で使用するのに適したフィルム ・データ累算装置を示す詳細ブロック図である。

【図4】図1の識別装置で使用するのに適したフィルム ・データ減少ユニットを示すブロック図である。

【図5】図4のデータ減少ユニットで使用するのに適し た典型的な相関器を示す詳細ブロック図である。

【図6】図5に示した相関ユニットのROM部分で使用 するのに適したメモリ・マップを示す図である。

【図7】図3に示したデータ累算装置の動作を示す空間 ・時間的ピクセル図である。

【図8】図3に示したデータ累算装置の動作を示す空間 ・時間的ピクセル図である。

【図9】図3に示したデータ累算装置の動作を示す空間 ・時間的ピクセル図である。

【図10】図3に示したデータ累算装置の動作を示す空 間・時間的ピクセル図である。

【図11】図1のピクセル・セレクタ・ユニットに適し た実施例を示すブロック図である。

【図12】図1のピクセル・セレクタ・ユニットに適し た実施例を示すブロック図である。

【図13】図1のピクセル・セレクタ・ユニットに適し

【図14】本発明の別実施例による図3のデータ累算装 置の変形例を示す空間・時間的ピクセル図である。

【図15】本発明の別実施例による図3のデータ累算装 置の変形例を示す空間・時間的ビクセル図である。

【図16】図1に示した装置のある種の変形例を示すブ ロック図である。

【図17】図1に示した装置のある種の変形例を示すブ ロック図である。

【符号の説明】


- 40 100 フィルム・モード検出装置
 - 102 ビデオ信号およびタイミング信号ソース
 - 104 順次走査/フリッカ低減プロセッサ
 - 106 ビデオ・ディスプレイ・ユニット
 - 108 ピクセル選択(遅延)ユニット
 - 110 フィルム・データ比較および累算ユニット
 - 112 フィルム・データ減少ユニット
 - 300 フィルム・データ比較ユニット
 - 302 加算器
 - 304 除数2の除算器


特開平9-18784


2324308絶対値回路* 320ラッチ (レジスタ)310減算器322リミッタ314減衰器324アンドゲート316減算器326レジスタ318ラッチ (レジスタ)* 350フィルタ・データ累算ユニット


(13)


[図1]














[図6]



【図16】



【図17】



【手続補正書】

【提出日】平成8年3月22日

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】請求項1

【補正方法】変更

【補正内容】

【請求項1】 インターレース・ビデオ入力信号のフィルム・モードを検出する方法であって、

フィルム・ソースまたはカメラ・ソースからのフィール ドを含んでいるインターレース・ビデオ信号を得、

1つのフィールド期間の間の正味モーションを表している前記ビデオ信号の各フィールドどとに2進数を生成し、

前記2進数を分析してフィルム・ソース・フィールドを 表わすパターンを検出するステップを含み、 前記分析ステップは、

前記2進数からフィールドとフィールドとの間の差信号 を形成して、符号ビットおよび大きさビット群を各フィ ールド差ごとに得、

前記大きさビット群をしきい値と比較して第1しきい値 を示す信号を得、

前記第1しきい値信号および前記符号ビットを、5つの相関器からなるグループの各相関器のそれぞれの第1入力端と第2入力端に供給し、

前記相関器をフィールド・レートで順次にアドレスし、前記相関器の1つであって、その相関器だけがフィルム・モード・オペレーションを示す計数値を示しているときそれを検出することを特徴とする方法。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】請求項5

【補正方法】変更

【補正内容】

【請求項5】 インターレース・ビデオ入力信号のフィルム・モード検出を行う装置であって、

フィルム・ソースまたはカメラ・ソースからのフィール ドを含んでいるインターレース・ビデオ入力信号を供給 するビデオ信号ソースと、

少なくとも1つのフィールド期間の間における隣接フィールドのピクセル値の正味変化を表している前記ビデオ 信号の2進数を各フィールドごとに生成するモーション 検出回路と、

フィルムを発生源とするフィールドを表しているパターンを検出するために前記2進数を分析するパターン・アナライザとを備え、

前記パターン・アナライザは、

前記2進数からフィールドとフィールドとの間の差信号 を形成して、符号ビットおよび大きさビット群を得る減 算回路と、

前記大きさビット群をしきい値と比較して、しきい値指 示信号を得るコンパレータと、

前記しきい値指示信号および前記符号ビットを5つの相 関器の各々の入力端に入力するための第1および第2の バス・ラインと、

前記相関器をフィールド・レートで順次にアドレスする ためのアドレス・ジェネレータと、

前記相関器の1つであって、その相関器だけがフィルム・モード・オペレーションを表わす<u>計数値</u>を呈しているときそれを検出するロジック・ユニットとを具備したことを特徴とする装置。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0004

【補正方法】変更

【補正内容】

【0004】実際のフィルム検出器は、フィールド差情報を正しく処理し、フィールド差のシーケンスを調べ、既知フィルム・シーケンスの特性を示す特徴的パターンを見つけることによって、上述した状況を識別しなければならない。モーション (motion:動き)/非モーション、ノイズ、空間ディテールなどを区別するほかに、この問題をさらに複雑化しているのは、フィルム・ソースを発生源とするビデオ・マテリアルによく現れる2つパターンがあることである。これらには、「2-2ブルダウウン」(2-2pull down)と一般に呼ばれているものがある。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0008

【補正方法】変更

【補正内容】

[0008]

【課題を解決するための手段】本発明によれば、インタ ーレース・ビデオ入力信号のフィルム・モード検出方法 は、ビデオ入力信号の各フィールドごとに、1フィール ド・インターバル (interval:期間)の正味モ ーション(netmotion)を表す2進数(bin ary number)を生成することと、その2進数 を分析して、フィルムを発生源とするフィールド(fi lmsourced fields)を表すパターンを 検出することからなっている。この分析ステップは、2 進数からフィールド間差信号を形成して、各フィールド 差ごとに、符号ビット(sign bit)および大き さピット (magnitude bits)群を得ると とと、この大きさビット群をしきい値(thresho ld value)と比較してしきい値指示信号(th resholdindicating signal) を得ることと、このしきい値信号と符号ビットを5個の 相関器(correlator)からなるグループの各 相関器のそれぞれの第1および第2入力端に入力すると とと、相関器をフィールド・レートで順次にアドレスす ることと、相関器の1つであって、その相関器だけがフ ィルム・モード・オペレーションを示す計数値を示して いるときそれを検出することからなっている。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】本発明によれば、インターレース・ビデオ 入力信号のフィルム・モード検出を行う装置は、フィル ム・ソースまたはカメラ・ソースからのフィールドを含 んでいるインターレース・ビデオ入力信号を得るための ビデオ信号ソースと、少なくとも1フィールド・インタ ーバル期間の隣接フィールドのピクセル値の正味変化を 表している2進数を、ビデオ信号の各フィールドごとに 生成するモーション検出回路と、2進数を分析してフィ ルムが発生源のフィールドを表すパターンを検出するパ ターン・アナライザ (analyzer:分析回路)と を備えている。このパターン・アナライザは、フィール ド間の差信号を2進数から形成して符号ビットおよび一 群の大きさビットを提供する減算回路と、大きさビット 群をしきい値と比較してしきい値指示信号を得るための コンパレータ<u>(comparator:比較回路</u>)と、 しきい値指示信号と符号ピットを5つの相関器の各々の 入力端にそれぞれ入力するための第1 および第2 バス・ ラインと、相関器をフィールド・レートで順次にアドレ スするためのアドレス・ジェネレータと、相関器の1つ であって、その相関器だけがフィールム・モード・オペ レーションを示す<u>計数値</u>を示しているときそれを検出するためのロジック・ユニットとを備えている。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0017

【補正方法】変更

【補正内容】

【0017】ユニット108の入力端は、信号の源102から送られてきて、標準フィールド・レート(例えば、PALまたはSECAMでは50Hz、NTSCでは約60Hz)のインターレース・フィールドを含んでいるインターレース輝度信号Yを受信するように結合される。入力ビデオ信号Yから、ユニット108は3つの出力ビデオ信号を同時に選択する。これらの信号は、信号源102から同時に発生されるビクセルを含んでおり、そこでは、ピクセルYCはピクセルYAに対して1フィールドからハーフ (half:1/2) ラインを引いた分だけ遅れており、ピクセルYBはピクセルYAに対して1フィールドにハーフラインを加えた分だけ遅れている。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0019

【補正方法】変更

【補正内容】

【0019】図11、図12および13は、ユニット108として適した実施例を示す図である。図11に示すように、ビデオ信号YはYAとして直接出力され、ディレイ (delay:遅延) ユニット1102で262ラインだけ遅延されてYBが作られ、ラインディレイユニット1104でさらに1ラインだけ遅延されてYCが作られる。との実施例は毎秒60フィールドのNTSCシステムに適している。図12に示すように、毎秒50フィールドのシステムでは、遅延は、ユニット1202にて、312ラインに変更される。別の方法として、図13に示すように、遅延信号は、RAM1302に入力信号Yを貯え、それぞれYA、YBおよびYCを出力する複数の出力ラッチ1304、1306および1308を設けることにより得ることができる。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】変更

【補正内容】

【0021】ユニット110が有する第2の機能は、ピクセル差信号の非ゼロ値を、ビデオ信号の1フィールドのあらかじめ決めた部分(例えば、アクティブ<u>(active: 有効)</u>・ライン)にわたって累算して、フィールド差信号を得ることである。フィルム・データ減少ユニット112はユニット110から出力されるフィール

ド差信号Snを受け取り、累算フィールド差信号をフィールドととにあるパターンについて分析する。あるパターンとは、例えば、2-2プルダウン・モードまたは3-2ブルダウン・モードで動作しているフィルム・ソースを示すパターンである。この分析の結果として、プロセッサ104を制御するための2っの信号が得られる。一方の信号はフィルム・モードを示すフラグ信号であり、他方の信号はどのフィールドがフィルム・ソースからのものかを示す識別(idenfier)信号である。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0025

【補正方法】変更

【補正内容】

【0025】ユニット110の全体機能は、フィールド差を表すデータを累算して、各フィールドの終わりで単一の結果Sn(この例では8ピット数)を得ることである。この8ピット数は、あとで説明するように、各フィールドにおける20ピット累算の最上位8ピットに対応している。垂直空間情報の影響を低減するために、累積された和は、現フィールドの輝度レベルが前フィールド内の真上と真下のピクセルの輝度レベルの間にあれば、変更されないままになっている。そうでなければ、現ピクセルの輝度レベルと、先行フィールドの、最も近い輝度値をもつ垂直方向の隣接ピクセルとの絶対差が累算される。各フィールドの終わりで、累算和はラッチされ、アキュムレータ(accumulator:累算回路)はクリアされる。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0035

【補正方法】変更

【補正内容】

【0035】との点について、以下に、より詳しく説明 する。比較ユニット300の出力信号PDは、8ビット 加算器352、アンドゲート354および8ビット・レ ジスタ356を備えた8ビット・アキュムレータに入力 される。加算器352は8ビット・ラッチ356に貯え られている以前の和に8ビット信号PDを加えることに より、あるフィールドで測定された各ピクセル差値ごと にPDをラッチ出力に加える。アンドゲート354は加 算器の和をラッチに入力するので、各フィールドが現れ るたびに、インバータ (inverter: 反転回路) 358によって反転された垂直されたパルス(タイミン グ信号Tからの)を受けてアキュムレータがクリアされ る。あるフィールドの期間、累積ピクセル差PDが8ビ ットを越えるたびに(すなわち、計数値が255のと き)、キャリー出力(carryout)パルスCoが 加算器352から出力される。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0036

【補正方法】変更

【補正内容】

[0036] 8ビット・アキュムレータ(352~35 6)から出力されたキャリー出力バルスCoはアンドゲ ート360、リタイミング・レジスタ362および他の アンドゲート364を介して12ビットのカウンタ37 0に入力される。ゲート360は垂直パルス期間の間C oを禁止する働きをする。レジスタ362はキャリー出 力信号Coのタイミングを、ピクセル・クロック(E) に合わせてとりなおす。ゲート364は、ブランキング ・パルスCBおよび他の2入力端に入力されるオーバフ ロー禁止信号が存在しないとき、カウンタ370の入力 をクロック制御する。オーバフロー防止に関しては、す でに説明したように、ピクセル差信号には、あるフィー ルド期間に25ビット幅を越える累算結果を発生する能 力がある。しかし、最大累算カウンタは20ビットであ る(すなわち、累算の8ビットに計数値の12ビットを 加えたもの)。従って、フレーム間に大きな差が現れた とき(例えば、場面が変化したとき)オーバフローを防 止するために、カウンタ370は"飽和"するか、最大 計数値で計数を中止する。具体的に説明すると、オーバ フロー信号は8入力アンドゲートから得られ、この信号 はゲート364の作用の禁止(disable)するの で、カウンタ370の最上位8ビット(MBS)が高に なったときカウンタ370による以後の計数は禁止され るカウンタ370の出力の一部(すなわち、12ビット ・計数値の8MSB)は、垂直パルスを受けて各フィー ルドの終わりで8ビット・レジスタ374に貯えられ、 カウンタはリセットされ、次のフィールドでピクセル差 信号PDの累算が行われる。

【手続補正12】

【補正対象書類名】明細書

【補正対象項目名】0044

【補正方法】変更

【補正内容】

【0044】2-2プルダウンおよび3-2プルダウン動作モードの選択を制御するためのカウンタ424のモジュロの変更は、制御ソース426によって制御される。このソースとして、例えば、一方のブルダウン・モードのときは2進 "ゼロ"を出力するために、手操作で作動するスイッチを用いることができる。別の方法として、フィールド・レート検出器を制御ソース426として選択してシステム動作を自動化すれば、50Hzフィールド・レート信号のときは、モジュロ2の計数を行うことを自動的に選択して5つの相関器のうち2つをイネーブルし、また60Hzビデオ信号が現われたときは、カウンタ424でモジュロ5の計数を行うことを自動的

に選択して5つの相関器すべてをイネーブルするための 制御信号Cを得ることができる。3ビット・カウンタ4 24の可変モジュロ計数を容易にするために、最上位ビ ットと最下位ビット(2 および0)は、制御信号Cに応 答してデコーダ428でデコード化される。Cが50H 2フィールド・レートを示しているときは、デコーダ4 28は、計数値が2になると、デコーダ出力端をカウン タ・リセット(R)入力端に結合しているアンドゲート 430とオアゲート432を通してカウンタ424をリ セットする。 Cが60オペレーションを示しているとき は、デコーダ428は計数値が5になったとき、カウン タ424をリセットするので、3-2プルダウン・ビデ オ・フィールドの5フィールド・シーケンス特性の相関 をイネーブルする。アンドゲート430の目的は、デコ ーダ428の出力を遅延垂直パルスVPに同期化させる ことである。オアゲート432は、「相関器リセット」 (correlator reset) と呼ばれる信号 をカウンタ424へ他のリセット入力として与えるため に使用され、この信号は例えば、システム全体を初期化 するために使用される。この信号は手操作で得ること も、あるいは例えば、"パワーアップ" (power up)と呼ばれる検出器や、他の適当な初期化信号ソー スから自動的に発生させることもできる。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0045

【補正方法】変更

【補正内容】

【0045】次に、5つの相関器401~405の全体 的オペレーションについて説明する。これらの相関器の 各々は2つの出力FとMをもっている。出力Fは、プロ セッサ104で補間またはフィールド繰返しを行うため にフィルム・モード・オペレーションのどのフィールド を選択すべきかを示している。F出力のすべてはオアゲ ート442で合成されて、フィルム・フィールドすなわ ちFFアイデンティファイア出力信号が得られる。M出 力は、相関器が期待パターン(expected pa ttern) と"一致(マッチ) するもの"を見つけた ことを示す。組合せロジック・ブロック440は、1よ り多く(2以上)の相関器が高いM値を出力しているか どうかを検出する。もしそうであれば、相関エラーが起 とったことを意味するので、すべての相関器は、ロジッ ク・ユニット440の"1より大"出力を5つの相関器 の全クリア (clear all) リセット・バスに結 合しているゲート444を介して、直ちにクリアされ る。ロジック・ブロック440が正確に1つのMがハイ (high:高い)であることを検出していれば、フィ ルム・モード・ステータス・フラグ (FMSF) が活性 化される。フラグFMSFがこのようにアクチベート (活性化) されたときは、フィルム・フィールド識別信

号FFは、隣接フィールドのどれを使用して、例えば、補間を行うべきかをプロセッサ104に指示する。ゼロはYAピクセルを含んでいるフィールドNを示し、1は隣接フィールドを示している。前述したように、相関リセット制御信号は可変モジュロ・カウンタ424をリセットするために使用される。これと同じ信号はロジック・ユニット440のリセット出力とオアゲート444で合成されて、システムを初期化する(つまり、カウンタ424をリセットし、相関器401~405をクリアする)。

【手続補正14】

【補正対象書類名】明細書

【補正対象項目名】0047

【補正方法】変更

【補正内容】

【0047】図6に示すように、相関器401~405の各々の内部ROM502は7つのアドレスを含んでいる。このアドレスの1ビットは、制御ソース426から出力された50/60Hzフィールド・レート信号 "C"から与えられる。他の3ビットは可変モジュロ・カウンタ424から与えられる。アドレス・ロケーションの最初の2つは2-2ブルダウンに対応し、信号 "C"がロー(10w:低い)(50Hzオペレーション)でカウンタ424の(ADR)値が000と001のときアドレスされる。他の5つのアドレスは3-2ブルダウン・シーケンスに対応し、信号 "C"がハイ("1")でカウンタ424のADR値が000~100(10進数の0~4)のときアドレスされる。

【手続補正15】

【補正対象書類名】明細書

【補正対象項目名】0052

【補正方法】変更

【補正内容】

【0052】カウンタ504がフルスケール計数値の6 3 (2進で全部1)まで達すると、アンドゲート506 がイネーブルされ、シーケンス一致を示すので相関器の 出力が"1"にセットされる。この信号はインバータ5 30によって反転されるので、アンドゲート502はデ ィスエーブルされ、以後の計数は中止される。フィール ド・フラグ ("F") 出力 (アンドゲート535) もイ ネーブルされる(信号RSを反転するインバータ536 とM出力信号を出力するアンドゲート506経由で)。 フィールド・フラグ出力 "F" がイネーブルされると、 どの隣接フィールドが同一フィルム・フレームからのも のであるかが(次のフィールド期間の間に)通知され る。このシステムによって検出されたシーケンスにおい て、使用されるフィールドは、リードオンリ・メモリ (ROM) からの"参照符号RS"信号を反転すること によって得ることができる。"全クリア" ("clea r all")信号がハイであれば(2つ以上の相関器 が一致するものを同時に見つけたことを意味する)、カウンタ504は次のクロックでオアゲート516経由で即時にリセットされる。50Hz参照シーケンス(ROM内容の最初の2行)を生成しているときは、参照大きさRMビットは最後の3つの相関器ではローにセットされる。これにより、これらの相関器がインクリメントすることは決してなく、しきい値信号TH-1またはしきい値信号TH-2が現れるとリセットされる。参照符号RSの値はこれらの場合には任意である。

【手続補正16】

【補正対象書類名】明細書

【補正対象項目名】0054

【補正方法】変更

【補正内容】

【0054】4ピクセル処理についての説明

他の実施例では、別のフィールドをコンパレータ300 で使用して、図15に示すようなピクセル差信号を生成 することができる。ここでは、ピクセルP1はフィール ドN-1からのものであり、ピクセルP2とP3は隣接 フィールドNからのものであり、4番目のピクセルP4 は次の隣接フィールドN+1からのものになっている。 この方法は、以下では、"4ピクセル処理"と呼び、図 17に示すように実現することができる。ここでは、デ ィレイ・ユニット1702, 1704および1706は ピクセルP2、P3およびP4をP1に対して遅延させ ている。メディアン・セレクタ1708と減算器171 2は、図16の例と同じように、ピクセルP1, P2お よびP3から差D1を出力する働きをする。同様に、メ ディアン・セレクタ1710と減算器1714はP2, P3およびP4からピクセル差D4を出力する。その結 果のピクセル差信号FDは、D4をD1から減算すると とによって得られる。ピクセル差の計算を図示のように 2フィールドにわたって行うと、ノイズに起因するアー ティファクト (artifact) が減少するという利 点があるが、メモリのフィールドが1つ増えるので、減 算器1702ではこの利点が相殺されることになる。

【手続補正17】

【補正対象書類名】明細書

【補正対象項目名】0060

【補正方法】変更

【補正内容】

【0060】前述した"3ピクセル"の例と同じように、2-2ブルダウン・ソースからのマテリアルでは、起こり得るフェーズが2つある。つまり、フィルム・フレーム間の還移は、偶数ピデオ・フィールドまたは奇数ピデオ・フィールドの先頭で起こることがある。2-2ブルダウン・ソースを検出するために、5つの相関器のうちの2つが使用される(各フェーズごとに1つ)。各相関器は2進比較回路(例えば、前述したように排他的オアゲート510)と相関カウンタ(例えば、504)

を含んでいる。可変モジュロ・カウンタ(424)はモジュロ2にセットされ、フィールドの計数値を連続的にとって参照信号を交互に変わる符号の形で一方の相関器に送り、反対極性を他方の相関器に送る。各相関器はその参照の符号をSn′の符号と比較する。符号が一致しているときは、相関カウンタはインクリメントされる。符号が相反するときは、相関計数値はゼロにリセットされる。計数値があらかじめ決められた限界値(例えば、図示のように63)に達すると、カウンタはそれ以降インクリメントすることが禁止され、フィルム・シーケンスがその相関器によって検出されたことを知らせる信号が生成される。

【手続補正18】

【補正対象書類名】明細書

【補正対象項目名】0061

【補正方法】変更

【補正内容】

【0061】3-2ブルダウン・シーケンスの検出は、3-2マテリアルの起こり得る5フェーズに対応して5つの相関器のすべてが使用されることを除けば、同じように行われる。ここでは、カウンタ424のモジュロは"5"に変更されているので、5つの参照シーケンスが相関器に入力される(フェーズ・オフセットが異なるごとに1つ)。これらのフェーズは、前述したように、貯えられたROMフェーズと比較されて3-2マテリアルが識別される。前述の例と同じように、相関器の1つだけがフィルムが検出されたことを示しているときは、ソースはその相関器の参照に対応するタイプおよびフェージング(phasing)になっているものとみなされる。1より多い(2つ以上の)相関器で同時に相関<u>計数値</u>がしになっていると、すべての相関<u>計数値</u>は即時にゼロにリセットされる。

【手続補正19】

【補正対象書類名】明細書

【補正対象項目名】0064

【補正方法】変更

【補正内容】

* [0064] Sn+=ΣMAX (0, +D); Sn-=ΣMAX (0, -D);および

Sn' = [Sn +] - [Sn -]

Sn′についての回路を実現するには、上記で定義した ように、一対の最大値検出器と1つの減算器だけがあれ は、その出力間の差を得ることができる。これにより、 同じSn′値が得られ、これは前述したように使用され る。さらに、Sn+とSn-は別々に得られるので、各 々は第2の、もっと大きいしきい値TH-2と比較する ことができる。もしSn-がTH-2を越えており、そ のとき参照が"-"ならば、あるいはもしSn-がTH -2を越えており、そのとき参照が"+"ならば、対応 する2-2プルダウン相関器の相関計数値がリセットさ れる。もしSn+あるいはSn-のどちらかがTH-2 を越えていれば、3-2プルダウン相関器の相関計数値 がリセットされる。また、もしSn+あるいはSn-の どちらかがTH-2を越えていれば、参照として"0" を受け取った3-2プルダウン相関器の相関計数値がリ セットされる。これにより、本発明の"4ピクセル"実 施例におけるフィルム・マテリアルの中断(cessa tion)は、有意なモーションが存在するようなすべ ての条件の下でも即時に検出されることになる。3フィ ールド差ではなく、2フィールド差の累算による本発明 の"3ピクセル"実施例では、この補正は不要である (つまり、図4の例では、Snは、1フィールドにつき レジスタ402に以前に貯えられていたSnの値から減 算されて、フィールド差信号D2FLDとその符号ビッ トが得られる)。従って、本発明の"4ピクセル"実施 例を実現するときは、フィールド遅延レジスタ402と 減算器404を省いて、信号Sn′(累算差信号D)を 絶対値回路406に送り、その符号ビットをバス409 に送ることができる。データ減少ロジックをこのように 単純化できるのは、信号Sn′がすでにフィールド間の 差 (つまり、D=D1-D4) を表しているので、デー タ減少ユニットでさらにフィールドを保管し、減算を行 う必要がないからである。

フロントページの続き

(72)発明者 トツド ジエイ クリストフアー アメリカ合衆国 インデイアナ州 インデ イアナポリスキトレイ・アベニユー サウ ス 1402 (72)発明者 カルロス コレア ドイツ国 フアウエス-シユエニンゲン リヒテンベルガー ベーグ 4 【公報種別】特許法第17条の2の規定による補正の掲載

【部門区分】第7部門第3区分

【発行日】平成15年3月28日(2003.3.28)

【公開番号】特開平9-18784

【公開日】平成9年1月17日(1997.1.17)

【年通号数】公開特許公報9-188

【出願番号】特願平7-354714

【国際特許分類第7版】

HO4N 5/253

7/01

(FI)

HO4N 5/253

7/01

【手続補正書】

【提出日】平成14年12月25日(2002.12.25)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】発明の名称

【補正方法】変更

【補正内容】

【発明の名称】 フィルム・モードを検出する方法

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【請求項1】 インターレース・ビデオ入力信号のフィルム・モードを検出する方法であって、

フィルム・ソースまたはカメラ・ソースからのフィール ドを含んでいるインターレース・ビデオ<u>入力</u>信号を<u>供給</u> するステップと、

1つのフィールド期間の間の正味モーションを表している前記ビデオ<u>入力</u>信号の各フィールドごとに2進数を生成するステップと、

前記2進数を分析してフィルム・ソース・フィールドを 表わすバターンを検出するステップを含み、

前記分析ステップは、

前記2進数からフィールドとフィールドとの間の差信号を形成して、符号ビットおよび大きさビット群を各フィールド差ごとに供給するステップと、

前記大きさビット群をしきい値と比較して第1しきい値 を示す信号を供給するステップと、

前記第1 しきい値<u>を示す</u>信号および前記符号ビットを、 5 つの相関器からなるグループの各相関器のそれぞれの 第1入力端と第2入力端に供給するステップと、

前記相関器をフィールド・レートで順次にアドレスする

ステップと、

前記相関器の<u>うちの</u>1つ<u>の</u>相関器だけがフィルム・モード・オペレーションを示す計数値を示しているときそれを検出するステップと、_

を含む、前記フィルム・モードを検出する方法。

【手続補正3】

【補正対象書類名】明細書

【補正対象項目名】0007

【補正方法】変更

【補正内容】

[0007]

【発明が解決しようとする課題】本発明は、種々のブルダウン・パターンのソース・マテリアルに使用可能であって、あいまいさ(ambiguities)(場面のモーション(またはモーションの不存在)、垂直空間ディテール、伝送ノイズなどの要因に起因する)を解決してフィルムを発生源とするビデオ・マテリアルの識別を高信頼化するような、フィールム・モード検出器の必要性に応えることを目的としている。

【手続補正4】

【補正対象書類名】明細書

【補正対象項目名】0011

【補正方法】変更

【補正内容】

【0011】本発明によれば、インターレース・ビデオ入力信号のフィルム・モード検出を行う装置は、フィルム・ソースまたはカメラ・ソースからのフィールドを含んでいるインターレース・ビデオ入力信号を得るためのビデオ信号ソースと、少なくとも1フィールド・インターバル期間の隣接フィールドのピクセル値の正味変化を表している2進数を、ビデオ信号の各フィールドごとに生成するモーション検出回路と、2進数を分析してフィルムが発生源のフィールドを表すパターンを検出するパターン・アナライザ(analyzer:分析回路)と

を備えている。このバターン・アナライザは、フィール ド間の差信号を2進数から形成して符号ビットおよび一 群の大きさビットを提供する減算回路と、大きさビット 群をしきい値と比較してしきい値指示信号を得るための コンパレータ (comparator:比較回路)と、 しきい値指示信号と符号ビットを5つの相関器の各々の 入力端にそれぞれ入力するための第1 および第2 バス・ ラインと、相関器をフィールド・レートで順次にアドレ スするためのアドレス・ジェネレータと、相関器の1つ であって、その相関器だけがフィールム・モード・オペ レーションを示す計数値を示しているときそれを検出す るためのロジック・ユニットとを備えている。特許請求 の範囲に記載された事項と実施例との対応関係を、図面 で使われている参照符号で示すと次の通りである。(請 求項1) インターレース・ビデオ入力信号のフィルム ・モードを検出する方法であって、フィルム・ソースま たはカメラ・ソースからのフィールドを含んでいるイン ターレース・ビデオ入力信号(Y)を供給するステップ と、1つのフィールド期間の間の正味モーションを表し ている前記ビデオ入力信号の各フィールドごとに2進数 を生成するステップと、前記2進数を分析してフィルム ・ソース・フィールドを表わすパターンを検出するステ ップを含み、前記分析ステップは、前記2進数からフィ ールドとフィールドとの間の差信号(Sn)を形成し て、符号ビット (SIGN BIT) および大きさビッ ト群(D2FLD)を各フィールド差ごとに供給するス テップと、前記大きさビット群(D2FLD)をしきい 値(TH-1)と比較して第1しきい値を示す信号(T 1)を供給するステップと、前記第1しきい値を示す信 号 (T1) および前記符号ビット (SIGN BIT) を、5つの相関器(401~405)からなるグループ の各相関器のそれぞれの第1入力端と第2入力端に供給 するステップと、前記相関器をフィールド・レートで順 次にアドレスするステップと、前記相関器(401~4 05) のうちの1つの相関器だけがフィルム・モード・ オペレーション(FM)を示す計数値を示しているとき それを検出するステップと、を含む、前記フィルム・モ ードを検出する方法。

【手続補正5】

【補正対象書類名】明細書

【補正対象項目名】0016

【補正方法】変更

【補正内容】

【0016】本発明を実現するフィルム・モード検出装置100は3つの主要要素を備えている。すなわち、ビデオ信号選択ユニット(<u>video signal selection unit)108、フィルム・データ比較および累算ユニット(film data comparison and accumulation unit)ユニット110、およびフィルム・データ</u>

減少ユニット(film data reduction unit) 112である。

【手続補正6】

【補正対象書類名】明細書

【補正対象項目名】0021

【補正方法】変更

【補正内容】

【0021】ユニット110が有する第2の機能は、ビクセル差信号の非ゼロ値を、ビデオ信号の1フィールドのあらかじめ決めた部分(例えば、アクティブ(active: 有効)・ライン)にわたって累算して、フィールド差信号を得ることである。フィルム・データ減少ニット112はユニット110から出力されるフィールド差信号Snを受け取り、累算フィールド差信号をフィールド差信号をフィールドがとにあるパターンについて分析する。あるパターンとは、例えば、2-2ブルダウン・モードまたは3-2ブルダウン・モードで動作しているフィルム・ソースを示すパターンである。この分析の結果として、カー方の信号はフィルム・モードを示すフラグ信号であり、他方の信号はどのフィールドがフィルム・ソースからのものかを示す識別(identifical)信号である。

【手続補正7】

【補正対象書類名】明細書

【補正対象項目名】0022

【補正方法】変更

【補正内容】

【0022】以上を要約して説明すると、ユニット11 Oは「フィルム・モード検出器」(film mode detector)として働き、現フィールドおよび 前フィールドの隣接ラインからの輝度情報を上述したよ うに使用して、現フィールドと前フィールドとの間のピ クセルとの差を計算する。これらの差は、空間情報の影 響を最小にするように処理され、フィールドのアクティ ブ・ライン (active lines) のアクティブ 部分にわたって累算される。これにより、以下に説明す る実施例では、8ビットのフィールド差ステータス信号 Snが得られ、これは、現フィールドが前フィールドと どれだけの差があるかを示している。フィルム・データ 減少ユニット112は、信号Snの値を使用して、どの 隣接フィールドが同じフィルム・フレームからのもので あったかを示す(次のフィールド期間の間に)"フィー ルド・フラグ出力"信号を発生する。"符号"(sig n) 信号は、(1) マテリアルがフィルムから発生され たかどうかを示し、(2)フィルム・シーケンス内にお けるフィールドの位置を示している。とのセクションに は、並列に動作している複数の相関器が含まれており、 これらの相関器は貯えられた参照シーケンス (refe rence sequence) (候補フィルム・シー

ケンスを表している)をSnフィールド差データのパターンと比較する。これらの相関器の1つがフィルム・マテリアルが処理中であることを示しているとき、フィルム・モード(Fi1m Mode)ステータス信号(FM、1ビット)が活性化される。さらに、フィルム・フィールド識別ステータス信号FFが出力される。この信号は、どの隣接フィールドがプロセッサ104のY補間回路によって使用されるかを示している。

【手続補正8】

【補正対象書類名】明細書

【補正対象項目名】0042

【補正方法】変更

【補正内容】

【0042】ここで、参考のために触れておきたいこと は、相関器401~405がD2FLDを単独に使用し てシーケンスの識別を行うことは、必ずしも信頼性があ るとは限らないことである。例えば、フィルム・マテリ アルのあとに、静止バックグラウンド上でスクロールす るテキスト (scrolling text)といっ た、非常に定常的な非フィルム(つまり、ビデオ・カメ ラが発生源の)マテリアルが続いている場合は、フィー ルド差信号Snは大きくなっても、ほぼ一定しているの で、フィールドとフィールドと間の変化はほとんどな い。この場合、D2FLDの大きさはしきい値TH-1 を越えることがないので、システムはフィルム・モード ・オペレーションで続けることができる。このこと、あ るいは同じような状況を検出するために、フィールド差 信号Snは、別のプログラマブル・ソース422から得 た別のしきい値TH-2とコンパレータ420で比較さ れる。前述したように、ソース422は固定2進値にす ることができるが、プログラマブルにすると、システム 全体を"微調整"したり、最適化することができる。し きい値TH-2の値は、他方のしきい値TH-1よりも はるかに大きい値にセットしておくのが一般的である。 つまり、TH-2>>TH-1である。しきい値の関係 をこのようにすると、上述したように、静止バックグラ ウンド上でスクロールするテキストや他の類似のモーシ ョン条件の問題が解決される。コンパレータ420での 比較結果は、レジスタ412と414から得た遅延垂直 パルスVPによってアンドゲート423でゲート制御さ れ、しきい値信号T2が得られる。この信号T2によ り、該当する相関カウンタ(相関器401~405内 の) にリセットされる。信号T2はバス415を介して 5つの相関器の各々に分配される。

【手続補正9】

【補正対象書類名】明細書

【補正対象項目名】0043

【補正方法】変更

【補正内容】

【0043】各相関器内のROMアドレスは、相関器す

べてに共通するアドレシング信号ADDRによってフィ ールドととに 1 位置ずつ連続的に進められる。相関器R OMアドレス信号ADDRは、同期イネーブル(E)入 力端とリセット(R)入力端を有する3ビット可変モジ ュロ・カウンタ424によって生成される。このカウン タは、レジスタ412と414から得た遅延垂直パルス によってフィールドごとに一度イネーブルされるかクロ ックがとられる。50Hz (毎秒1フィールド) 信号を 受信したとき、2-2プルダウン・フィルム・シーケン ス(他のフィールドどとに繰り返される)だけは、5つ の相関器の2つによって識別される。カウンタ424は 計数値が1になるとリセットされ、2つのROMロケー ションだけをアドレスする。60Hz信号を受信したと き、3-2プルダウン・シーケンスは、5つのフィール ド・シーケンス・パターンをもつものが識別される。と の場合は、カウンタ424は計数値が4になるとリセッ トされ、これにより、5つのROMロケーションをアド レスする。

【手続補正10】

【補正対象書類名】明細書

【補正対象項目名】0049

【補正方法】変更

【補正内容】

【0049】相関器の各々の6ビット・カウンタ504は、同期イネーブル(E)入力とリセット(RST)入力をもっている。リセット入力はイネーブル入力に優先している。このカウンタのインクリメントは、排他的オアゲート510がROM502の参照符号ビットRSを減算器404のD2FLD符号ビットと比較することにより制御される。第1しきい値TH-1がアクティブ状態にあり、カウンタがフルスケールになく、排他的オアゲートが一致を示していると、アンドゲート512がイネーブルされ、カウンタ504がインクリメントする。

【手続補正11】

【補正対象書類名】明細書

【補正対象項目名】0054

【補正方法】変更

【補正内容】

【0054】4ピクセル処理についての説明

他の実施例では、別のフィールドをコンパレータ300で使用して、図15に示すようなピクセル差信号を生成することができる。ここでは、ピクセルP1はフィールドN-1からのものであり、ピクセルP2とP3は隣接フィールドNからのものであり、4番目のピクセルP4は次の隣接フィールドN+1からのものになっている。この方法は、以下では、"4ピクセル処理"と呼び、図17に示すように実現することができる。ここでは、ディレイ・ユニット1702、1704および1706はピクセルP2、P3およびP4をP1に対して遅延させている。メディアン・セレクタ1708と減算器171

2は、図16の例と同じように、ビクセルP1,P2およびP3から差D1を出力する働きをする。同様に、メディアン・セレクタ1710と減算器1714はP2,P3およびP4からビクセル差D4を出力する。その結果のビクセル差信号PDは、D4をD1から減算することによって得られる。ピクセル差の計算を図示のように2フィールドにわたって行うと、ノイズに起因するアーティファクト(artifact)が減少するという利*

*点があるが、メモリのフィールドが1つ増えるので、減 算器17<u>20</u>ではこの利点が相殺されることになる。

【手続補正12】

【補正対象書類名】明細書 【補正対象項目名】0056

【補正方法】変更

【補正内容】

[0056]

D = MAX [ABS (P1 - P23 avg) ;

P23dif]-MAX[(ABS(P4-P23avg):P23dif]

ととで、

P23 avg = (P2+P3)/2, P23 dif = ABS(P2-P3)/2

"D"を求める上式は、Dが2つの最大値(MAX)の差であることを示している。一方の最大値は、(i) P1とP2およびP3の平均値との絶対値(ABS)の差と、(ii)P2とP3との差、のうち大きい方がとられる。他方の最大値は、(iii) P4とP23の平均値との絶対値の差と、(iv)P23の差のうち、大きい方がとられる。物理的ハードウェアの面では、この式を調べることにより、2つの最大値回路、3つの絶対値回路、いくつかの減算器およびいくつかの除算器を、上記機能を実現するように接続することにより適切な回路を作ることができる。

【手続補正13】

【補正対象書類名】明細書

【補正対象項目名】0059

【補正方法】変更

【補正内容】

【0059】フィルム・データ減少では、信号Sn′の大きさは、まず、しきい値TH_1と比較されて、有意な変化があったかどうかが判断される。しきい値を越えていなければ(動き不存在を示している可能性があ

る)、Sn′はこれ以上使用されない。そうでなければ、Sn′が正極性のときは、フィールドN-1とNとの差がフィールドNとN+1との差よりも大幅に大きいことを示し、これは、NとN+1が同一フィルム・フレームからのものである可能性があるが、フィールドN-1はそうではないことを示唆している。逆に、Sn′が負極性のときは、フィールドN-1とNが同一フィルム・フレームからのものである可能性があるが、フィールドN+1は異なるフレームからのものであることを示唆している。結果として得られた正符号と負符号のシーケンスは5つの相関器(401~405)によって分析され、既知タイプのフィルム・シーケンスが存在するかどうかが判断される。

【手続補正14】


【補正対象書類名】図面

【補正対象項目名】図4

【補正方法】変更

【補正内容】

【図4】



【手続補正15】 【補正対象書類名】図面

【補正対象項目名】図5

【補正方法】変更 【補正内容】 【図5】

